L’entreprise française SiPearl développe le « Rhea » avec 72 cœurs ARM Neoverse V1 comme premier processeur polyvalent dans le cadre de l’initiative européenne sur les processeurs (EPI). SiPearl souhaite maintenant adapter l’interface de programmation oneAPI pour Rhea en partenariat avec Intel afin que le processeur puisse être combiné avec les futurs accélérateurs de calcul de type Ponte Vecchio d’Intel. Cela devrait raccourcir le chemin vers un superordinateur européen de la classe des exaflops, c’est-à-dire avec plus de 1 000 milliards de calculs en virgule flottante par seconde.

L’IMA développe également des accélérateurs de calcul « locaux » avec diverses microarchitectures telles que RISC-V et Kalray MPPA. Toutefois, cette « APEC » n’en est encore qu’au stade initial APEC1.0.

Rhea devrait apparaître à la fin de l’année 2022 et sera également capable de gérer PCI Express 5.0. La liaison cohérente PCIe 5.0 « attachment » Compute Express Link (CXL), que Ponte Vecchio peut utiliser, n’est prévue que pour le successeur de Rhea, Cronos.

Entre-temps, SiPearl coopère avec le fournisseur indien de services de développement Open-Silicon (OpenFive) et souhaite que la version HPC de Rhea soit fabriquée par TSMC avec une technologie à 6 nanomètres (N6). Il est également destiné à piloter la mémoire rapide HBM2E.

Ponte Vecchio à partir de 2022

Intel est sur le point de livrer Ponte Vecchio l’année prochaine, en 2022 au moins, pour le superordinateur américain Aurora exaflops. Une unité Ponte Vecchio devrait atteindre 45 TFlops en simple précision (FP32) et serait donc nettement plus rapide que l’A100 de Nvidia.

Ponte Vecchio se compose de jusqu’à 47 matrices de silicium individuelles avec un total combiné de plus de 100 milliards de transistors et provenant de plusieurs fournisseurs, en plus d’Intel lui-même, par exemple TSMC. Intel veut construire d’autres usines de puces en Europe dans les années à venir.